VHDL설계를 이용한 디지털 논리
페이지 정보
작성일 23-08-11 21:14
본문
Download : VHDL설계를 이용한 디지털 논리.hwp
VHDL설계를이용한디지털논리_교보문고_3장연습문제 , VHDL설계를 이용한 디지털 논리공학기술레포트 ,
,공학기술,레포트
설명
VHDL설계를 이용한 디지털 논리
(a) 그림 p3.2에 있는 회로가 그림 p3.1의 그림과 기능적으로 등가임을 보여라.
그림3.1와3.2의 진리표을 비교해서 서로 등가임을 알아보면 그림3.1의 논리식은 f = X1X2X3 + X1X2X3 + X1X2X3 + X1X2X3 이고 진리표는 표3.1과 같다 그리고 3.2의 논리식은 g = X1(X2X3+X2X3) + X1(X2X3+X2X3)이고 진리표는 표3.2와 같다 두 개의 진리표를 비교하면 등가임을 알수있다,(b)이CMOS 회로를 구성하는데 몇 개의 transistor(트랜지스터) 가 필요한가?
먼저 멀티플렉스를 => 3상태버퍼를응용하여 =>3상태버퍼를 CMOS 회로로구현하면다음과같다.그리고 회로의 transistor(트랜지스터) 는 18개멀티플렉스(3)+NOT(2)=56개의(NMOS:28개.PMOS:28개) transistor(트랜지스터) 가있다
3.6(a)그림 p3.4의 CMOS회로에 대하여 진리표를 작성하라.
순서
Download : VHDL설계를 이용한 디지털 논리.hwp( 84 )
레포트/공학기술
VHDL설계를이용한디지털논리_교보문고_3장연습문제
다.그러므로 멀티플렉스1개의 transistor(트랜지스터) 는 4개+NOT(6+6+2개)=18개이다.
VHDL설계를 이용한 디지털 논리에 대한 글입니다. VHDL설계를 이용한 디지털 논리에 대한 글입니다.
